


本节内容

数据通路的功能

数据通路的功能

乐团指挥：控制部件
(按照精确的时序，产生控制信号)



乐手：数据通路
(干活的，听节奏，听指挥)

CPU = 数据通路 + 控制部件

数据经过的路径，以及
路径上的硬件部件


Eg: 加法器、ALU、通用寄存器组、状态寄存器、片内总线 等都属于数据通路。

控制部件根据指令功能
生成控制信号，驱动数据
通路完成指定操作。

数据通路真题速览

【2022年_43题】


43. (15 分) 某 CPU 中部分数据通路如题 43 图所示, 其中, GPRs 为通用寄存器组; FR 为标志寄存器, 用于存放 ALU 产生的标志信息; 带箭头虚线表示控制信号, 如控制信号 Read、Write 分别表示主存读、主存写, MDRin 表示内部总线上数据写入 MDR, MDRout 表示 MDR 的内容送内部总线。



数据通路真题速览

【2015年_43题】

43. (13 分) 某 16 位计算机的主存按字节编码, 存取单位为 16 位; 采用 16 位定长指令字格式; CPU 采用单总线结构, 主要部分如下图所示。图中 R0~R3 为通用寄存器; T 为暂存器; SR 为移位寄存器, 可实现直送 (mov)、左移一位 (left) 和右移一位 (right) 3 种操作, 控制信号为 SROp, SR 的输出由信号 SRout 控制; ALU 可实现直送 A (mova)、A 加 B (add)、A 减 B (sub)、A 与 B (and)、A 或 B (or)、非 A (not) 和 A 加 1 (inc) 7 种操作, 控制信号为 ALUOp。



数据通路的功能



数据加工厂

CPU = 数据通路 + 控制部件

Tips: 数据通路的部件众多，功能丰富，数据流经的部件不同，最终得到的结果也不同。控制部件根据指令功能，控制数据流经相应部件。

食品加工厂 = 食品生产线 + 调度室

- 传送带=总线
- 加工区=组合逻辑
- 冷库/保鲜柜=时序逻辑
- 调度室=控制部件
- 食品加工单=指令

Eg: 加工一份油焖小龙虾🦞 (指令 1)

Step 1: 从冷库中取虾 (主存中取数)

Step 2: 经过清洗加工区 (移位器)

Step 3: 经过油炸加工区 (加法器)

Step 4: 经过爆炒加工区 (乘法器)

Step 5: 存入保鲜柜 (寄存器)

Eg: 加工一份炸薯条🍟 (指令 2)

Step 1: 从冷库中取薯条 (主存中取数)

Step 2: 经过切丝加工区 (除法器)

Step 3: 经过油炸加工区 (加法器)

Step 4: 存入保鲜柜 (寄存器)

本节内容

数据通路的基本组成元件

数据通路的基本组成元件

组合逻辑元件

(别名：操作元件)

输出只看当前输入，
无记忆（不能存数据）

典型代表：加法器、ALU、
译码器、MUX、三态门。

食品生产线的“切丝器”

- 输入“土豆” → 输出“土豆丝”
- 输入“鱿鱼” → 输出“鱿鱼丝”

食品生产线的“油炸锅”

- 输入“土豆丝” → 输出“炸土豆丝”
- 输入“鱿鱼丝” → 输出“炸鱿鱼丝”

VS

时序逻辑元件

(别名：状态元件)




输出看输入 + 历史状态，
有记忆（可以存数据）

典型代表：各类寄存器、存储器

食品生产线的“冷藏柜”

- 从冷藏柜 1 号格拿出什么东西，
取决于之前存入了什么东西
- 从冷藏柜 2 号格拿出什么东西，
取决于之前存入了什么东西



组合逻辑元件：译码器



8 根输出线中，仅 1 根输出有效信号

3-8 译码器
 $2^3=8$

输入 3 bit



4 根输出线中，仅 1 根输出有效信号


2-4 译码器
 $2^2=4$

输入 2 bit

类似的，还有 4-16 译码器、5-32 译码器等


Kbit 输入， 2^K 根输出线

组合逻辑元件：多路选择器 MUX、三态门




若多路选择器有 k 个输入，则
控制信号的位数 $m \geq \lceil \log_2 k \rceil \text{ bit}$

注：有的多路选择器可能会预留一个控制信号，用于拦截所有输入




三态门的控制信号的仅需 1bit

组合逻辑元件：多路选择器（MUX）



4输入、1输出的 MUX



2输入、1输出的 MUX

组合逻辑元件：三态门

高阻态



控制信号 1 bit

$op=0$

1111
1000

1111
1000



控制信号 1 bit

$op=1$


1111
1000

三态门的控制信号 只需要 1bit。
 $op=1$ 表示允许数据通过； $op=0$ 表示
不允许数据通过。

时序逻辑元件：各类寄存器、存储器

【2022年_43题】


43. (15 分) 某 CPU 中部分数据通路如题 43 图所示, 其中, GPRs 为通用寄存器组; FR 为标志寄存器, 用于存放 ALU 产生的标志信息; 带箭头虚线表示控制信号, 如控制信号 Read、Write 分别表示主存读、主存写, MDRin 表示内部总线上数据写入 MDR, MDRout 表示 MDR 的内容送内部总线。



数据通路真题速览


【2015年_43题】

43. (13分) 某16位计算机的主存按字节编码, 存取单位为16位; 采用16位定长指令字格式; CPU采用单总线结构, 主要部分如下图所示。图中R0~R3为通用寄存器; T为暂存器; SR为移位寄存器, 可实现直送(mov)、左移一位(left)和右移一位(right)3种操作, 控制信号为SRop, SR的输出由信号SRout控制; ALU可实现直送A(mova)、A加B(add)、A减B(sub)、A与B(and)、A或B(or)、非A(not)和A加1(inc)7种操作, 控制信号为ALUop。



CPU 的最小时钟周期长度

数据通路的基本结构可抽象为时序逻辑元件与组合逻辑元件交替连接的形式，即“...—状态元件—操作元件—状态元件—...”



数据通路的最小时钟周期必须满足： $T_{clk} \geq T_{clk-to-q} + T_{max} + T_{setup}$


在 CPU 设计中，缩短组合逻辑的关键路径延迟（ T_{max} ）是提升系统频率（CPU 主频）的关键手段

所有的组合逻辑电路中，延迟最高的一段


CPU 的最小时钟周期长度



提升 CPU 性能的思路：提升 CPU 主频（缩短时钟周期长度），从而提升指令执行速度



加法器延迟 0.4ns



阵列乘法电路延迟 0.9ns

本节内容

数据通路的 组织与分类

按部件连接方式划分

- (1) 总线式数据通路（单总线结构、多总线结构）
- (2) 专用数据通路

表 5.1 总线式与专用数据通路的特点对比

对比维度	总线式数据通路	专用数据通路
结构复杂度	简单，部件共享总线，连线少	复杂，需要大量点对点专用连线
扩展灵活性	强，新增部件只需要挂接总线	弱，新增部件需要重新布线
数据传输效率	低，同一时刻仅支持一组数据传输	高，多组数据可并行传输
硬件成本	低	高
性能瓶颈	总线带宽受限，部件增多时延迟增加	无总线瓶颈，性能随并行度提升
典型应用场景	教学模型、嵌入式微控制器	高性能通用处理器（如 RISC）

按部件连接方式划分

- (1) 总线式数据通路 (单总线结构、多总线结构)
- (2) 专用数据通路





图 5.6 一种典型的单总线数据通路结构


按部件连接方式划分

- (1) 总线式数据通路（单总线结构、多总线结构）
- (2) 专用数据通路



按时序组织方式划分

- (1) 单周期数据通路
- (2) 多周期数据通路
- (3) 流水线数据通路




处理器模型	执行方式	CPI	核心特点
单周期处理器	一条指令一个时钟周期，串行执行	1	时钟周期长度取决于最慢指令，CPU 主频低
多周期处理器	一条指令分多个时钟周期，串行执行	平均 > 1	按需分配时钟周期，更易提高 CPU 主频
流水线处理器	多条指令分阶段重叠执行	理想 ≈ 1	单条指令执行仍需多个时钟周期，但流水线装满后，平均每个周期可完成一条指令

处理器指令执行模型——单周期处理器



处理器模型	执行方式	CPI	核心特点
单周期处理器	一条指令一个时钟周期，串行执行	1	时钟周期长度取决于最慢指令，CPU 主频低
多周期处理器	一条指令分多个时钟周期，串行执行	平均 > 1	按需分配时钟周期，更易提高 CPU 主频
流水线处理器	多条指令分阶段重叠执行	理想 ≈ 1	单条指令执行仍需多个时钟周期，但流水线装满后，平均每个周期可完成一条指令

处理器指令执行模型——多周期处理器



处理器模型	执行方式	CPI	核心特点
单周期处理器	一条指令一个时钟周期，串行执行	1	时钟周期长度取决于最慢指令，CPU 主频低
多周期处理器	一条指令分多个时钟周期，串行执行	平均 > 1	按需分配时钟周期，更易提高 CPU 主频
流水线处理器	多条指令分阶段重叠执行	理想 ≈ 1	单条指令执行仍需多个时钟周期，但流水线装满后，平均每个周期可完成一条指令

处理器指令执行模型——流水线处理器



处理器模型	执行方式	CPI	核心特点
单周期处理器	一条指令一个时钟周期，串行执行	1	时钟周期长度取决于最慢指令，CPU 主频低
多周期处理器	一条指令分多个时钟周期，串行执行	平均 > 1	按需分配时钟周期，更易提高 CPU 主频
流水线处理器	多条指令分阶段重叠执行	理想 ≈ 1	单条指令执行仍需多个时钟周期，但流水线装满后，平均每个周期可完成一条指令